On Sun, 30 Jan 2000 19:08:38 +0100
Jose Angel Morente <msxjam(_en_)crosswinds(_punto_)net> wrote:
A ver que os parece:
ld a,60
ld (HZ),a
di
ld a,240
out (#99),a
ld a,128+19
out (#99),a
ei
halt
halt
di
ld a,1
out (#99),a
ld a,128+15
out (#99),a
in a,(#99)
bit 0,a
jp z, ntsc
ld a,50
ld (HZ),a
ntsc:
hz: db 0
La idea es la que dije, se trata de esperar a una linea a la que solo
llega en modo PAL. En modo NTSC la ultima linea es la 234, o sea, que si
el flag se pone a 1 es que ha llegado a la 240 y, por tanto, está en
PAL.
Cuidado con los HALTs, que algún programa residente que toquetee el
registro 17 podría cascar,... si quereis que sea infalible igual es
mejor usar el propio VDP (el flag de barrido vertical) para controlar
los ciclos.
Otra opción es usar el #fd9f y meter ahí una rutina.
La graia de este método es que es independiente de los MHz de la CPU.
Por cierto, ya me avisareis si funciona, que no lo he probado XD
Hasta,
Ramón
