--- En hispamsx(_en_)yahoogroups(_punto_)com, Carlos de Santa-Ana Garcia
escribió:
Las fotos tienen que ser precismente de un prototipo diferente,
por que tiene solo un slot (bueno el otro va hacia atras), no
tiene USBs, ni PS/2, tampoco se ve la memoria.
Deberian clarificar las imagenes de los prototipos por que ni eso
es fiable y eso no es nada bueno. Bueno estara claro, pero en
Japones.
Yo también me estoy liando un poco con todo esto, he tratado de
recopilar datos para poner las cosas algo más claras. Que claras del
todo no consigo dejarlas, pero al menos para perfilar mejor lo que
sí se sabe del tema con seguridad y lo que no.
Los enlaces y fotos que da Javi corresponden al prototipo EseMSX2 de
Tsujikawa. El 1-chip MSX está basado en el anterior prototipo
(EseMSX), aunque tampoco es idéntico.
http://www.hat.hi-ho.ne.jp/tujikawa/esepld/esemsx.html
http://www.hat.hi-ho.ne.jp/tujikawa/esepld/esemsx2/index.html
http://www.hat.hi-ho.ne.jp/tujikawa/esepld/esemsx2/pict1.html
El prototipo EseMSX2, en principio usa una FPGA Xilinx Spartan-IIE
modelo XC2S300E, con 6.912 celdas lógicas; no confundir esta medida
con la cantidad de "puertas" (gates), que me imagino que estará
relacionado con lo anterior pero resultan muchas más, hasta 300.000
como máximo. Además, y esto es importante, la placa incorpora junto
con el chip FPGA un micro Z80 en chip aparte (el prototipo EseMSX
también lo lleva, si os fijais en las fotos está en la parte
posterior de la placa). Pues bien, por lo visto esa placa se les
queda corta para implementar completamente un MSX2, y actualmente la
usan en conjunto con una placa de ampliación que incorpora una
segunda FPGA idéntica a la primera.
El 1-chip MSX lleva una FPGA Altera Cyclone modelo EP1C12, con
12.060 elementos lógicos, y ningún Z80. El Z80, por tanto, debe ser
implementado en la propia FPGA consumiendo parte de su capacidad.
(para datos técnicos sobre ambos chips FPGA, aquí están sus
manuales):
http://www.unizar.es/euitiz/areas/aretecel/docencia/microel/hojas/spa
rtan_2E.pdf
http://www.unizar.es/euitiz/areas/aretecel/docencia/microel/hojas/cyc
lone.pdf
La pregunta del millón, entonces, es... suponiendo que las "celdas
lógicas" y los "elementos lógicos" de uno y otro sean lo mismo y sus
capacidades comparables, ¿bastarán los 5148 elementos de más que
tiene el Cyclone del 1-chip MSX, para implementar el Z80 MÁS lo que
no le cabía a Tsujikawa en un sólo Spartan XC2S300E?
